#ifndef MAC_REG_TX_RSFEC_H
#define MAC_REG_TX_RSFEC_H

/* Base address of Module's Register */
#define CSR_TX_RSFEC_BASE (0x20000)

#define CSR_TX_RSFEC_INT_STATUS (CSR_TX_RSFEC_BASE + 0x0)
#define CSR_TX_RSFEC_INT_ENABLE (CSR_TX_RSFEC_BASE + 0x4)
#define CSR_TX_RSFEC_INT_SET (CSR_TX_RSFEC_BASE + 0x8)
#define CSR_TX_RSFEC_PHY_ERR_STATUS (CSR_TX_RSFEC_BASE + 0x20)
#define CSR_TX_RSFEC_PHY_RSTN (CSR_TX_RSFEC_BASE + 0x200)
#define CSR_TX_RSFEC_PHY_CONTROL (CSR_TX_RSFEC_BASE + 0x220)
#define CSR_TX_RSFEC_PHY_AMWINSIZE (CSR_TX_RSFEC_BASE + 0x240)
#define CSR_TX_RSFEC_SCH_SEL (CSR_TX_RSFEC_BASE + 0x260)
#define CSR_TX_RSFEC_SCH_CFG (CSR_TX_RSFEC_BASE + 0x264)
#define CSR_TX_RSFEC_PRBS_MODE (CSR_TX_RSFEC_BASE + 0x268)
#define CSR_TX_RSFEC_PRBS_SEED (CSR_TX_RSFEC_BASE + 0x26c)
#define CSR_TX_RSFEC_RS272_PAD_CFG (CSR_TX_RSFEC_BASE + 0x270)
#define CSR_TX_RSFEC_AM0_L (CSR_TX_RSFEC_BASE + 0x274)
#define CSR_TX_RSFEC_AM0_H (CSR_TX_RSFEC_BASE + 0x278)
#define CSR_TX_RSFEC_AM1_L (CSR_TX_RSFEC_BASE + 0x27c)
#define CSR_TX_RSFEC_AM1_H (CSR_TX_RSFEC_BASE + 0x280)
#define CSR_TX_RSFEC_AM2_L (CSR_TX_RSFEC_BASE + 0x284)
#define CSR_TX_RSFEC_AM2_H (CSR_TX_RSFEC_BASE + 0x288)
#define CSR_TX_RSFEC_AM3_L (CSR_TX_RSFEC_BASE + 0x28c)
#define CSR_TX_RSFEC_AM3_H (CSR_TX_RSFEC_BASE + 0x290)
#define CSR_TX_RSFEC_AM4_L (CSR_TX_RSFEC_BASE + 0x294)
#define CSR_TX_RSFEC_AM4_H (CSR_TX_RSFEC_BASE + 0x298)
#define CSR_TX_RSFEC_AM5_L (CSR_TX_RSFEC_BASE + 0x29c)
#define CSR_TX_RSFEC_AM5_H (CSR_TX_RSFEC_BASE + 0x2a0)
#define CSR_TX_RSFEC_AM6_L (CSR_TX_RSFEC_BASE + 0x2a4)
#define CSR_TX_RSFEC_AM6_H (CSR_TX_RSFEC_BASE + 0x2a8)
#define CSR_TX_RSFEC_AM7_L (CSR_TX_RSFEC_BASE + 0x2ac)
#define CSR_TX_RSFEC_AM7_H (CSR_TX_RSFEC_BASE + 0x2b0)
#define CSR_TX_RSFEC_AM8_L (CSR_TX_RSFEC_BASE + 0x2b4)
#define CSR_TX_RSFEC_AM8_H (CSR_TX_RSFEC_BASE + 0x2b8)
#define CSR_TX_RSFEC_AM9_L (CSR_TX_RSFEC_BASE + 0x2bc)
#define CSR_TX_RSFEC_AM9_H (CSR_TX_RSFEC_BASE + 0x2c0)
#define CSR_TX_RSFEC_AM10_L (CSR_TX_RSFEC_BASE + 0x2c4)
#define CSR_TX_RSFEC_AM10_H (CSR_TX_RSFEC_BASE + 0x2c8)
#define CSR_TX_RSFEC_AM11_L (CSR_TX_RSFEC_BASE + 0x2cc)
#define CSR_TX_RSFEC_AM11_H (CSR_TX_RSFEC_BASE + 0x2d0)
#define CSR_TX_RSFEC_AM12_L (CSR_TX_RSFEC_BASE + 0x2d4)
#define CSR_TX_RSFEC_AM12_H (CSR_TX_RSFEC_BASE + 0x2d8)
#define CSR_TX_RSFEC_AM13_L (CSR_TX_RSFEC_BASE + 0x2dc)
#define CSR_TX_RSFEC_AM13_H (CSR_TX_RSFEC_BASE + 0x2e0)
#define CSR_TX_RSFEC_AM14_L (CSR_TX_RSFEC_BASE + 0x2e4)
#define CSR_TX_RSFEC_AM14_H (CSR_TX_RSFEC_BASE + 0x2e8)
#define CSR_TX_RSFEC_AM15_L (CSR_TX_RSFEC_BASE + 0x2ec)
#define CSR_TX_RSFEC_AM15_H (CSR_TX_RSFEC_BASE + 0x2f0)
#define CSR_TX_RSFEC_AM16_L (CSR_TX_RSFEC_BASE + 0x2f4)
#define CSR_TX_RSFEC_AM16_H (CSR_TX_RSFEC_BASE + 0x2f8)
#define CSR_TX_RSFEC_AM17_L (CSR_TX_RSFEC_BASE + 0x2fc)
#define CSR_TX_RSFEC_AM17_H (CSR_TX_RSFEC_BASE + 0x300)
#define CSR_TX_RSFEC_AM18_L (CSR_TX_RSFEC_BASE + 0x304)
#define CSR_TX_RSFEC_AM18_H (CSR_TX_RSFEC_BASE + 0x308)
#define CSR_TX_RSFEC_AM19_L (CSR_TX_RSFEC_BASE + 0x30c)
#define CSR_TX_RSFEC_AM19_H (CSR_TX_RSFEC_BASE + 0x310)
#define CSR_TX_RSFEC_DEGRAD_SER_CFG (CSR_TX_RSFEC_BASE + 0x314)
#define CSR_TX_RSFEC_BOND_LF_CFG (CSR_TX_RSFEC_BASE + 0x318)
#define CSR_TX_RSFEC_TX_ERR_INS_MOD_ (CSR_TX_RSFEC_BASE + 0x320)
#define CSR_TX_RSFEC_TX_ERR_INS_SYM_ (CSR_TX_RSFEC_BASE + 0x328)
#define CSR_TX_RSFEC_TX_ERR_INS_NUM_ (CSR_TX_RSFEC_BASE + 0x330)
#define CSR_TX_RSFEC_TX_ERR_INS_POS_ (CSR_TX_RSFEC_BASE + 0x338)
#define CSR_TX_RSFEC_TX_ERR_INS_CWN_ (CSR_TX_RSFEC_BASE + 0x340)
#define CSR_TX_RSFEC_TX_ERR_INS_SEED_ (CSR_TX_RSFEC_BASE + 0x348)
#define CSR_TX_RSFEC_TX_ERR_INS_GAP_ (CSR_TX_RSFEC_BASE + 0x350)
#define CSR_TX_RSFEC_TX_HI_ERR_INS_ (CSR_TX_RSFEC_BASE + 0x358)
#define CSR_TX_RSFEC_TX_ERR_CW_CNT_ (CSR_TX_RSFEC_BASE + 0x360)
#define CSR_TX_RSFEC_TX_INV_BLOCK_CNT (CSR_TX_RSFEC_BASE + 0x380)
#define CSR_TX_RSFEC_TS_CTRL_BUF_MAX (CSR_TX_RSFEC_BASE + 0x3a0)
#define CSR_TX_RSFEC_SPARE (CSR_TX_RSFEC_BASE + 0x400)
#define CSR_TX_RSFEC_SPARE_CNT (CSR_TX_RSFEC_BASE + 0x404)

#endif